سال انتشار: ۱۳۸۵

محل انتشار: دوازدهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۸

نویسنده(ها):

بهنام قوامی – دانشجوی کارشناسی ارشد، دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دان
آرش مهدی زاده – دانشجوی کارشناسی ارشد، دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دان
مهدی سعیدی – دانشجوی دکترا، دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دانشگاه صن
مرتضی صاحب الزمانی – دکترا، عضو هیأت علمی، دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دانش

چکیده:

جایگزین کردن واحدهای عملیاتی یک پردازنده قابل توسعه با واحدهای عملیاتی قابل بازپیکربندی م ی تواند هز ینه تولید و زمان ارائه به بازار را بطور چشمگیری کاهش دهد . بعلاوه افزون بر کاهش هزینه تولید، این پردازنده قادر به اجرای دستورات سفارش ی بیشتری نیز خواهد بو د. در این مقاله یک معماری ناهمگون برای واحدهای عملیاتی قابل بازپیکربندی در پردازنده های قابل توسعه ارائه شده اس ت. نتایج آزمایشات نشان می دهد که در مقایسه با معماری پیشین، معماری ارائه شده از تعداد زیادی دستورالعمل سفارشی پشتیبانی م یکند. بعلاوه این معماری قادر است زمان اجرای یک دستورالعمل سفارشی را بین ٢٠ تا ۴٠ درصد بهبود دهد.