سال انتشار: ۱۳۸۲

محل انتشار: یازدهمین کنفرانس مهندسی برق

تعداد صفحات: ۸

نویسنده(ها):

محمود فتحی – دانشگاه علم و صنعت ایران
صالح یوسفی – دانشگاه علم و صنعت ایران

چکیده:

امروزه با توجه به نیاز روزافزون به کاربردهای بلادرنگ پردازش تصویر، لزوم پیادهسازی سختافزاری الگوریتمهای گوناگون آن بیشتر شده است. بعلاوه با عرضه شدن سختافزاهای قابل پیکربندیFPGA, CPLD بستر مناسبی برای کوتاهکردن زمان پروسه طراحی و ساخت سختافزاری مهیا شده است. در این راستا، محدودیت منابع سختافزاری با توجه به حجم محدود آنها همواره مطرح بوده است. یکی از راهحلهایی که برای این مشکل، ارائه شده است، استفاده از معماری قابل پیکربندی مجدد، در زمان اجرا RTR است که باعث میشود، مفهوم سختافزار مجازی مطرح گردد. در این مقاله با در نظر گرفتن الزامات این معماری، یک نوع پیادهسازی سختافزاری سریع برای الگوریتمهای پایه مورفولوژی ارائه میشود. به طوریکه برای پیادهسازی الگوریتمهای سطح بالای پردازشتصویر بتوان از آنها به صورت پیکربندی در زمان اجرا استفاده نمود. سپس پیادهسازی انجام شده بر اساس معیاری به نام چگالی تابعی که معرفی خواهد شد ارزیابی میگردد و کارایی آن اثبات میشود. در این راه از قابلیتهای ابزارJBits از شرکت Xilinx استفاده شده است