سال انتشار: ۱۳۹۰

محل انتشار: سومین کنفرانس مهندسی برق و الکترونیک ایران

تعداد صفحات: ۷

نویسنده(ها):

زین العابدین کرمی – دانشگاه امام حسین (ع)
وحید عطار – دانشگاه امام حسین (ع)
مرتضی تقوی – دانشگاه امام حسین (ع)
امیرمسعود میری – دانشگاه امام حسین (ع)

چکیده:

در این مقاله یک تمام جمع کننده جدید با توان مصرفی پایین وکارایی بالا ارائه خواهد شد این جمع کننده ی ده ترانزیستوری تنها شامل یک مدار XOR است بنابراین باعث کاهش توان مصرفی و تاخیر خواهد شد شبیه سازی این مدار بوسیله نرم افزار Hspice با تکنولوژی CMOS و فناوری ۰/۱۸ میکرون و در دمای ۲۵ درجه سانتی گراد صورت گرفته است سطح ولتاژ های ورودی ۱/۸ ولت خواهد بود نتایج شبیه سازی نشان میدهد که مدار جدید در مقایسه با تمام جمع کننده دیگر کمترین توان مصرفی و PDP را دارد توان مصرفی این مدار ۵٫۵۳۴×۱۰-۱۷ می باشد