سال انتشار: ۱۳۹۰

محل انتشار: سومین کنفرانس مهندسی برق و الکترونیک ایران

تعداد صفحات: ۸

نویسنده(ها):

مهدی انجم شعاع – دانشگاه آزاد اسلامی بوشهر
علی خیاط زاده ماهانی – دانشگاه شهید باهنر کرمان
مصطفی اسماعیل بیگ – دانشگاه آزاد اسلامی بوشهر

چکیده:

از پارامترهای مههم در طراحی مدارهای منطقی ترکیبی کاهش تعداد گیت و همچنین ترانزیستور های بکارگرفته در ساخت مدار می باشد سخت افزار قابل تکامل ۱ EHW تکنیکی جهت طراحی اتوماتیک مدارها معرفی می نماید که در آن پیکربندی مدار با استفاده از الگوریتم های تکاملی انجام می شود دراین مقاله ابتدا اشاره ای به تکنیکهای طراحی مدارها می نماییم سپس روشی جدید برای کمینه کردن تعدادگیت ها و ترانزیستورها ی مصرفی آنها با استفاده از الگوریتم رقابت استعماری ICA : Imperialistic Competitive Algorithm معرفی می نماییم در نهایت نتایج این روش با روشهای دیگر مقایسه شده است و ملاحظه می شود که با این روش همراه با کاهش تعداد گیتها تعداد ترانزیستور بکاررفته در ساخت یک تابع نیز کاهش قابل ملاحظه ای می یابد.