سال انتشار: ۱۳۹۱

محل انتشار: پانزدهمین کنفرانس دانشجویی مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

داور خیراندیش طالشمکائیل – دانشگاه آزاد اسلامی واحد پارس آباد مغان

چکیده:

دراین مقاله ما سیستم اعدادلگاریتمی ماندها ی و سیستم اعداد مانده ای وان هات را مورد مطالعه قرارداده و یک جمع کننده ی سریع و کم مصرف و امن را برای مجموعه پیمانه های {۲n-1, 2n, 2n+1} ارایه نمودیم که درآن دستیابی به حداکثر سرعت برای مدارات محاسباتی جمع و تفریق از روشی به نام وان هات استفاده شده است که تاخیر پیاده سازی با استفاده از این روش به اندازه یک ترانزیستور است که در مقایسه با سایر پیاده سازی های پیشین بهبود چشمگیری داشته است ازمزایای دیگر وان هات داشتن ساختاری ساده و منظم درپیاده سازی و اتلاف توان حداقل درآن می باشد که استفاده از آن درمدارات محاسباتی سیستم اعدادلگاریتمی مانده ای میتواند بسیار مفید باشد. برای مقایسه از ابزارهای VLSI استفاده شده است که نتایج مقایسه توانایی طرح پیشنهادی را برای سریع بوده اینمدارات محاسباتی نشان میدهد که این امر موجب پیاده سازی کارامدتر آن درمدارات VLSI شده است.