سال انتشار: ۱۳۹۰

محل انتشار: چهاردهمین کنفرانس دانشجویی مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

مهسا پورنیا – گروه مهندسی برق-الکترونیک و کامپیوتر دانشکده فنی- دانشگاه تهران
مریم قرایی – گروه مهندسی برق-الکترونیک و کامپیوتر دانشکده فنی- دانشگاه تهران
بهجت فروزنده – عضو هیئت علمی گروه مهندسی برق-الکترونیک و کامپیوتر دانشکده فنی- دانشگ

چکیده:

یکی از مهمترین نگرانی ها در طراحی مدارات VLSIمسئله مصرف توان می باشد. در طراحی مدارات توان پایین- سرعت بالا، تکنولوژیSOI به عنوان تکنولوژی برتر ظاهر می شود که با کمک این تکنولوژی، می توان به ترانزیستورهایDTMOS دست یافت. این ترانزیستورها دارای سرعت بالاتری نسبت به تکنولوژی CMOS مشابه بوده ولی دارای توان مصرفی بالاتری هستند. در این مقاله تکنیک جدیدی ارائه می شود که علاوه بر افزایش سرعت نسبت به DTMOS کاهش توان را نیز در برداشته و در نتیجه Power*Delay به طور چشم گیری نسبت به DTMOS کاهش می یابد.