سال انتشار: ۱۳۹۰

محل انتشار: سومین کنفرانس مهندسی برق و الکترونیک ایران

تعداد صفحات: ۶

نویسنده(ها):

علیرضا قربانی – دانشگاه علم و صنعت ایران پژوهشکده الکترونیک
سیدجواد ازهری –

چکیده:

دراین مقاله یک بافر جریان تمام تفاضلی ولتاژ پایین طراحی شده است که به عنوان طبقه ورودی در بسیاری از مدارات حالت جریان و به ویژه در تقویت کننده عملیاتی جریان می تواند بکاررود از ویژگیهای این مدار این است که با استفاده از یک روش نو و ابتکاری برای از بین بردن سیگنال حالت مشترک توانسته ایم به CMRR بسیار بالایی برسیم بافر جریان مذکور را به وسیله نرم افزار Hspice و با پارامترهای مدل ۰/۳۵μm , و تکنوولژی CMOS مربوط به شرکت TSMC و ولتاژ تغذیه ۰/۷۵± v شبیه سازی نموده ایم نتایج شبیه سازی مقادیر ۰/۰۸Ω و ۱۰۱ dB و ۱۴۵μw را به ترتیب برای مقاومت ورودی CMRR و توان مصرفی نشان میدهند مدار مذکور می تواند به عنوان یک بلوک مفیددر مدارهای الکترونیکی تمام تفاضلی و به خصوص پردازشگرهای حالت جریان استفاده شود.