سال انتشار: ۱۳۹۰

محل انتشار: اولین کنفرانس ملی دانش پژوهان کامپیوتر و فناوری اطلاعات

تعداد صفحات: ۷

نویسنده(ها):

پریسا صفری – دانشگاه آزاد اسلامی واحد تبریز – گروه مهندسی کامپیوتر
محمد علی جبرئیل جمالی – دانشگاه آزاد اسلامی واحد شبستر – گروه کامپیوتر
علی پاتیار – دانشگاه آزاد اسلامی واحد تبریز – گروه مهندسی کامپیوتر

چکیده:

پیشرفت های اخیر در زمینه تکنولوژی نیمه هادی ها محققان را به فکر ایجاد مدارات کاملتری در درون تراشه انداخت. شبکه روی تراشه گرچه موضوع مطرح شده این دهه است ولی در اندک مدتی که از ارائه این ایده می گذرد جایگاه ویژه های در معماری کامپیوتر پیدا کرده است. از مهمترین عوامل موثر در شبکه روی تراشه افزایش سرعت ارسال و دریافت داده و کاهش حجم سوئیچ و همچنین کاهش تون مصرفی این نوع شبکه ها می باشد که این امر ارتباط مشتقیمی با الگوریتم مسیریابی در شبکه روش تراشه دارد. در این مقاله یک الگوریتم مسیریابی تطبیقی حساس به ازدحام مبتنی بر طول مسیر در شبکه روی تراشه برای رسیدن به سرعت و کارایی بیشتر ، کاهش اتلاف بسته ها و همچنین استفاده بهینه از بافرهای سوئیچ برای همبندی مش ارائه می شود.