سال انتشار: ۱۳۸۴

محل انتشار: یازدهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۴

نویسنده(ها):

محمدامین فرجیان زاده – دانشگاه صنعتی امیرکبیر‐ دانشکده کامپیوتر
علی اصغر خداپرست –
سیاوش خرسندی – دانشگاه صنعتی امیرکبیر‐ دانشکده کامپیوتر

چکیده:

با افزایش سرعت خطوط انتقال ، نیاز به ساخت سوییچهای بسته با ظرفیتهای بالای سوییچینگ منجر به ارایه طرجهای جدیدی در زمینه معماری سوییچهای بسته شده است. یکی از سوییچهای ارایه شده دراین میان سوییچ بسته موازی یاPPS نام دارد. معماری PPS مبتنی بر استفاده از چندین سوییچ بسته سرعت پا یین به طور موازی میباشد که در کل امکان سوییچینگ را در نرخهای بسیار بالاتر فراهم میکند. بدین منظور در ورودیهای PPS از عناصری بنام دیمالتی پلکسر برای توزیع بار بین سوییچهای میانی ودر خروجیها ی PPS از مالتی پلکسرها برای جمع آوری و مرتب سازی بسته ها استفاده میشود. در این میان نحوه توزیع بار و بافرینگ بسته ها در دیمالتی پلکسرهای ورودی یک سوییچ PPS در عملکرد وکارایی سوییچ بیشتر از قسمت های دیگر سوییچ تاثیر میگذارد. در این مقاله ٣ ساختار قابل پیاده سازی برای دیمالتی پلکسر های ورودی سوییچ PPS ارائه میشود بنحوی که هدف اصلی PPS را که ساخت یک سوییچ سرعت بالا با عناصر سوییچینگ و حافظه هایی با سرعت کمتر از خطوط ورودی‐ خروجی است را برآورده سازد. معماریهای ارایه شده از نظر پیچیدگی زمانی ، پیچیدگی پیاده سازی و میزان تاخیر بسته ها مورد ارزیابی قرارگرفته اند